简介：本设计对免缩放因子CORDIC算法进一步改进，改进包括进一步减少迭代次数和减少双步CORDIC算法中区间折叠模块输出调整方式。将改进后的算法与免缩放因子单步算法和免缩放因子双步算法相结合，给出一种正余弦波形产生的架构。用Verilog编写RTL级实现改进后的架构代码，仿真输出与Matlab数据对比，其中正余弦误差都集中在2％一下。在A1teraEP2C70F89C6芯片上做FPGA验证，时钟频率可达1000MHz。

简介：小波变换克服了传统傅立叶变换的缺点，具有良好的时频局部化性能，从而使得小波理论在图像处理领域得到广泛的应用。PowerPCG4系列以后的CPU中增加了SIMD扩展指令集，并命名为AltiVec技术，利用这些指令可以显著提高需要处理大量数据运算的软件的效率。本文提出了一种基于AltiVec技术的小波变换优化算法，实验结果表明此算法是行之有效的。

简介：系统级封装集成技术是实现电子产品小型化和多功能化的重要手段。国际半导体技术发展路线已经将SiP列为未来的重要发展方向。本文从新型互连技术的发展、堆叠封装技术的研究、埋置技术的发展以及高性能基板的开发等方面概述了系统级封装集成技术的一些重要发展和面临的挑战。

简介：静态随机存储器（StaticRandomAccessMemory，SRAM）的功能测试用来检测该集成电路（IC）是否有功能缺陷，而目前大部分测试程序都只是集中在如何提高IC测试覆盖度，却很少能够做到检测IC是否有缺陷的同时分析这些缺陷的物理失效机理。本文介绍了一种利用不同测试算法组合测试的方法，在检测IC是否有缺陷同时，还能进行失效故障模型的分析，进一步利用该故障模型可以推测出具体的物理失效机理。该方法能显著提高测试中电性失效分析（EFA）的能力，进而提高了物理失效分析和IC制程信息反馈的效率和能力。

简介：CORDIC算法在通信和图像处理等各个领域有着广泛的应用，但是浮点CORDIC由于迭代延时大且实现复杂没有得到很好的应用，本文提出了一种修正浮点CORDIC算法：高精度顺序迭代HPORCORDIC。该算法以接近定点的运算代价完成浮点运算迭代，运算速度和硬件实现规模与定点CORDIC相当，运算精度与浮点CORDIC相当，克服了定点CORDIC运算精度差，浮点CORDIC迭代延时大、实现复杂的问题。该算法既可用于通用微处理器的设计，也可用于高性能DSP的设计。

简介：覆铜板(CCL)作为印制电路板的重要原材料,其性能与质量直接制约着电子产品制造技术、电子安装技术的发展。为此,论文总结了本研发团队近期公开发表的覆铜板制造设备相关专利的创新内容及思路,以期对我国CCL制造业界有所借鉴和启发。

简介：本文详细介绍了基于超宽带（UWB）技术的双载波正交频分复用（DC—OFDM）系统中的一种符号同步算法，该算法把整个符号同步过程分为四个步骤来实现：包检测、粗同步、时频编码（TFC）检测以及精细同步。在算法的实现上，本文采用了自相关和互相关的方法，以满足在不同的室内多径环境下UWB技术的要求，并且该算法具有很好的鲁棒性。

简介：~~

简介：轿车和卡车的电子系统算得上最恶劣的集成电路（IC）应用环境之一。这些IC的封装必须通过一系列严苛程度远超常见消费类以及商业和工业环境的测试。

简介：~~

简介：在适应我国集成电路产业的快速发展,让企业界、投资界、教育界及时、详尽地了解世界和我国集成电路技术和产业的发展进程的科技工作者强烈需要的大背景下,2015年,在多名专家的支持下,由王阳元院士提出了撰写《集成电路产业全书》（《全书》）的动议,在468位撰稿人、125位审稿人的共同努力下,经过三年的不懈努力。

简介：近日，由厦门市集成电路行业协会主办的集成电路政策分享会在厦门软件园二期管委会举行，来自厦门及周边地区80多家集成电路相关单位、近百名相关行业代表参加会议。厦门市科技局、市人社局、市经信局等业务主管单位代表出席会议并做政策解读。

简介：在全球经济低迷的今天,中国的集成电路行业也是跌宕起伏。2009年即将过去,岁末年初,回顾过去、感知现在、展望未来,对于行业的健康发展或许会有所帮助。

简介：日前在法国召开的多处理器系统级芯片（MPSoC）论坛上．IBM系统与技术事业群技术开发与联盟副总裁LisaSu发表主题演讲时指出，系统级芯片（SoC）的性能提升将取决于集成设汁系统创新。

简介：片上系统(SoC)的设计需求(包括项目规模、设计内容以及设计成功所需的技术)正在同步增长,并且在许多情况下呈指数级增长.商业成功越来越要求这些创新且具有竞争力的新产品能够迅速走向市场,并实现量产.大多数情况下,设计产品的寿命趋于下滑,从数年缩短到一年.本文介绍了近来行业内几项首发的片上系统,在开发过程中积累的设计经验--涵盖了设计方法、新的设计技术、以及对首次芯片设计成功贡献良多的电路和芯片电子及物理设计技术.结果表明这种方法能够实现上述设计在商业及技术上的目标.

简介：据上海市集成电路行业协会（SICA）对上海120家主要集成电路企业的统计，08年上半年销售额总收入为202．96亿元，同比增长4．1％。

简介：ADI公司最近发布了四通道、12位／单通道、14位的180MSPS波形发生器AD9106／AD9102，均片内集成静态随机存取存储器（SRAM）和直接数字频率合成器（DDS），用于复杂波形生成。

简介：近日，工业和信息化部软件与集成电路促进中心（CSIP）在京发布了《中国集成电路产业人才白皮书（2016—2017）》。这是我国首部集成电路产业人才专题的白皮书，对我国集成电路产业人才的供需状况进行了全面的分析和总结。CSIP同期举办了主题为“如何营造适合中国集成电路产业发展的人才培育环境”的论坛。中国教育学会会长、原北京师范大学校长钟秉林，国家集成电路产业投资基金总裁丁文武，中国电子信息产业发展研究院院长兼工业和信息化部软件与集成电路促进中心（CSIP）主任卢山，工业和信息化部电子信息司副处长龙寒冰等出席并致辞。来自展讯通信、中芯国际、清华大学、中科院等业界代表共计100余人出席了活动。

简介：深圳市中兴集成电路设计有限责任公司现已正式更名为国民技术股份公司。新的公司名称将更有助于这家高科技企业树立更具亲和力的形象，使公司有了向新领域发展的形象基础。更名后的公司将一如既往地延续这种迅猛的发展势头，在安全芯片、无线芯片、通讯芯片等主要市场领域继续保持领先态势。公司强调，将加大研发资金，在安全SoC和射频产品两大核心技术发展方向上，占据市场的制高点。

简介：本文介绍3.1-4.8GHzMB-OFDM系统的CMOS射频收发器。电路采用直接变频架构,由接收器、发射器和频率综合器组成。采用PGS隔离技术和其他隔离措施完成了单片射频收发器的版图布局。后仿真结果表明,接收链路可提供的最大增益为72dB,其52dB为可变增益,三个子频带内噪声系数介于5.2-7.8dB,带外IIP3不低于-3.4dBm。发射链路可提供的可控输出功率-8dBm到-2dBm,输出1dB压缩点不低于4dBm,输出信号边带抑制约44dBc,载波抑制不低于34dBc。频率综合器在三个频点间的跳变时间小于9ns。芯片采用Jazz0.18μm射频CMOS工艺设计,面积为6.1mm2。在1.8V电源电压下,总电流约221mA。