首页 > 《电子元器件应用》 > 2006年9期 > 高精度高速A／D转换器时钟稳定电路设计

高精度高速A／D转换器时钟稳定电路设计

在线阅读下载PDF 导出详情

摘要对高速A/D转换器（ADC）的结构及其时钟稳定电路的设计概念，研究对象进行了介绍，并对用于高速A/D转换器的时钟稳定电路进行了调研，从而提出了一种新的设计方法。

DOI wjv5ewond7/460026

作者张红;周述涛;张管兴;张正璠

机构地区不详

出处《电子元器件应用》 2006年9期

关键词 A/D转换器(ADC) 高速稳定占空比时钟抖动延迟锁相环(DLL)

分类 [电子电信][电路与系统]

出版日期 2006年09月19日（中国期刊网平台首次上网日期，不代表论文的发表时间）

相关文献

1袁鹏,乔羽. 基于卫星导航的高精度时钟电路设计与性能评估.建筑技术科学,2024-07.
2李宁. 试论DC-DC转换器电流检测电路设计.医药卫生,2018-12.
3程民利. 基于霍尔传感器的高精度测速电路设计.职业技术教育学,2014-01.
4马海鹏. 基于高精度ADC的温度检测电路设计.,2023-12.
5武爱平. 高精度高精度地图质量控制探讨.,2022-07.
6吴继侠;郝庆妮;张姣. 可编程逻辑器件与模数转换器接口电路设计.教育学,2017-02.
7陈布雨. 适用于高精度∑Δ调制器的低电压时钟发生电路.电机,2005-03.
8林书句. A/D转换器的作用、原理与应用设计.文化科学,2017-12.
9赵林超. 基于AD7734的多通道高精度测量电路设计.,2023-07.
10常明赵青易国凯. 一种基于FPGA的高精度频率测量电路设计.建筑设计及理论,2018-12.

来源期刊

电子元器件应用

电子元器件应用

相关推荐

同分类资源更多

相关关键词

A/D转换器(ADC) 高速稳定占空比时钟抖动延迟锁相环(DLL)

返回顶部