简介：赛灵思（Xilinx）宣布其Zynq-7000AllProgrammableSoC系列的峰值处理性能提升至1GHz，同时还将采用更小的封装尺寸以实现更高的系统性能和可编程系统集成度。上述增强功能可进一步提高众多高端影像与图形处理应用的系统价值，从而充分满足医疗以及有线与无线设备领域计算密集型系统的要求。

简介：本月早些时候，在我与WaldenC．Rhines博士交谈的时候，他强调下一代的设计师们需要考虑整个SoC的系统级的需求，设计验证则会随着系统级的需求而发生重大改变。众所周知FPGA原型系统已经在很多的大型SoC项目中使用。设计者也因此对FPGA原型系统提出了越来越高的要求，比如需要在全球的不同角落都能够方便的远程访问FPGA原型系统、原型IP和SoC子系统等。

简介：文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理，包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括：含有边界扫描BSD嵌入式处理器的边界扫描BSD设计，超过8条内嵌扫描链路的内部扫描SCAN设计，超过4个存储器硬IP的存储器自测试MBIST，以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。

简介：近日在上海举办的CESUnveiled创新技术发布会上，海信集团透露，海信将推出基于安卓操作系统的智能电视SoC芯片，预计明年流片量产。据悉，“信芯”之后，海信相继推出了基于LINUX的SoC数字电视芯片、T-CON、高清图像处理芯片等产品。

简介：

简介：介绍是被调节到需要的一个低噪音接口电路自己组装单层生物传感器SoC。读出电路的相关双采样(CDS)单位能有效地减少1/f噪音，KTC噪音和微数组的固定噪音。电路在0.6m/level被模仿7标准互补金属氧化物半导体过程，和模仿的结果证明输出电压与微数组的transducing电流有好线性。这是包括分享减少联合起来的CDS的一个普通一半电路和噪音的四个放大器的一个新奇电路。它能广泛地为微数组生物传感器被使用。

简介：文章根据低功耗设计理论和方法，分别从系统级、模块级及RTL级三个层次上考虑一款SoC芯片功耗设计。在系统级采用工作模式管理方式，在模块级采用软件管理的方式，RTL级采用门控方式，三种方式的应用大大降低芯片了的功耗。仿真分析表明，该芯片的低功耗设计策略取得了预期的效果，实现了较低的动态功耗与很低的静态功耗。该SoC采用0．18μmCMOS工艺库实现，面积为7．8mm×7．8mm，工作频率为80Mnz，平均功耗为454．268mW。

简介：ThispaperproposesanobjectorientedmodelschedulingforparallelcomputinginmediaMultiProcessorsSystemonChip(MPSoC).Firstly,theCoarseGrainDataFlowGraph(CGDFG)parallelprogrammingmodelisusedinthisapproach.Secondly,thisapproachhasthefeatureofunifiedabstractionforsoftwareobjectsimplementinginprocessorandhardwareobjectsimplementinginASICs,easyformappingCGDFGprogrammingonMPSoC.Thisapproachcutsdownthekerneloverheadandreducesthecodesizeeffectively.Theprincipleoftheorientedobjectmodel,themethodofscheduling,andhowtomapaparallelprogrammingthroughCGDFGtotheMPSoCareanalyzedinthisapproach.Thisapproachalsocomparesthecodesizeandexecutioncycleswithconventionalcontrolflowscheduling,andpresentsrespectivemanagementoverheadforoneapplicationinme-dia-SoC.

简介：随着工艺节点和裸片尺寸不断缩小，采用倒装芯片封装IC器件的消费电子产品的数量日益增加。但是，倒装芯片封装制造规则还没有跟上工艺技术发展的步伐。本文介绍了用芯片一封装协同设计方法优化SoC的过程。

简介：文中提出了一种片上FLASH替换设计方法,在不改变原FLASH控制逻辑的情况下,通过增加接口转换逻辑,在原FLASH控制接口与新FLASHIP接口之间进行功能与时序的转换,实现片上FLASH的替换。由于固化了已有的成功设计,从而大大降低了替换修改带来的风险。通过测试仿真,输出结果在接口功能和时序上都符合新的FLASHIP的工作要求,并在某SOC的FLASHIP替换中应用。

简介：浪潮自主研发设计的32位SOC芯片日前获得成功，经过权威机构严格测试．测试结果表明其功能及性能指标完全符合设计要求，芯片实现的功能和其关键指标处于国内同类产品的领先水平，在电子信息产业领域具有很强的应用与推广价值。浪潮32位SOC芯片集成了32位高性能RISC处理器、64位浮点处理器单元、静态存储器、智能卡控制器等十几个模块。

简介：为探索SOC化的测谎自动评分系统，本文综论世界测谎技术的百年进程，涵盖测谎概念、原理、简史、指标和效度，简介我们的脑核磁共振研究工作，展望测谎技术趋向SOC的前景。

简介：日前在法国召开的多处理器系统级芯片（MPSoC）论坛上．IBM系统与技术事业群技术开发与联盟副总裁LisaSu发表主题演讲时指出，系统级芯片（SoC）的性能提升将取决于集成设汁系统创新。

简介：为了能够实现通过集成所获得的优点,像高性能、低价格、较小的接触面、电源管理和缩短产品进入市场的时间,出现了针对晶圆级的系统级芯片(systemonachip简称SOC)和针对组件级的系统级组件(systemonapakage简称SOP).本文介绍了SOC和SOP的益处、功能和优点.

简介：随着集成电路设计规模的不断增大，在系统芯片SoC（SystemonaChip）中嵌入大量的SRAM存储器的设计方法变得越来越重要。文中介绍了SRAM的典型故障类型和几种常用的测试方法，同时详细分析了嵌入式SRAM存储器内建自测试的实现原理以及几种改进的March算法，另外，以16k×32bitSRAM为例，给出了SRAM内建自测试的一种典型实现，并在Altera—EPIS25上实现．

简介：教模混合系统芯片（SoC）验证技术是SoC设计中的一个难点。文中基于8051核总线构建一个8位SoC设计验证平台，利用NC-SIM的数字仿真环境和Hsim的模拟仿真环境相结合的方式，对整个混合电路进行验证。该验证环境是建立在IP复用规范的基础上，具有很强的可移植性。同时该环境使用的激励文件和IP可以被一起设计复用，因此在仿真精度和仿真速度都能够得到保障的前提下，可以大大减轻电路混合验证的工作量。通过该混合验证环境，成功设计一个8位SoC芯片，功能和性能指标都达到用户要求。

简介：IBM、特许半导体制造有限公司、三星电子有限公司以及ARM公司日前宣布：他们将在高k金属栅（HKMG）技术的基础上开发一个完整的32纳米和28纳米的片上系统（SoC）设计平台。HKMG技术是由IBM领导的联合开发团队所开发的。ARM同时宣布：将利用公共平台HKMG32纳米／28纳米技术独特的特性，开发定制化的物理IP，以实现当前和未来的ARMCortex系列处理器在功耗、

简介：Ahera公司近日宣布推出lO代FPGA和SoC（芯片系统），帮助系统开发人员在性能和功效上实现了突破。10代器件在工艺技术和体系结构基础上进行了优化，以最低功耗实现了业界最好的性能和水平最高的系统集成度。首先布发的10代系列包括Atria~10以及Stratix~10FPGA和SoC，具有嵌入式处理器。

简介：Altera公司日前发布面向Stratix10FPGA和SoC的早期试用设计软件，这是业界第一款针对14nmFPGA的设计软件。客户现在可以启动自己的Stratix10FPGA设计，采用Stratix10HyperFlex体系结构和Intel14nm三栅极工艺，率先体验内核性能两倍的提高。在这一设计软件中，Altera引入了Hyper—Aware设计流程，包括创新的快速前向编译功能，支持客户快速研究设计性能，实现性能突破。

简介：随着SOC芯片复杂度的增加，采用传统的逻辑仿真工具对SOC验证技术显得愈来愈力不从心。文章提出一种事件驱动的FPGA软硬件协同仿真方法，讨论了软件仿真器FPGA之间的同步机制，在此基础上提出一种新型快速的仿真调度新技术，将FPGA仿效器和软件仿真器紧密耦合。实现更加快速有效的协同仿真。