简介：赛灵思公司推出面向下一代ZynqUltraScaleMPSoC的UltraScale多重处理（MP）架构。全新UltraScateMPSoC架构以业界成功的Zynq－7000AllProgrammableSoC产品系列为基础，进一步扩展了赛灵思ASIC级UltraScaleFPGA和3DIC架构，实现了“为合适任务提供合适引擎”的异构多重处理器。

简介：发展经济的同时必须保护环境是可持续发展战略的要求。本文提出了一种适用于不同生产和治污系统的环保工况监控系统架构,并对监控数据的分类、接入方式和数据分析进行了介绍。基于此架构,环保工况监控系统能够同时保证接入数据的通用性和数据分析的专业性,能够对被监控对象中不同工艺情况的设备或系统实现定制化、自动化、智能化的数据分析。本系统可以为环保执法提供依据,为企业生产提供指导。

简介：为解决物联网智能化升级以及与信息化系统融合过程中带来的问题和挑战，提出了基于云边融合的物联网智能服务架构AICloud。AICloud由边缘节点、边缘域、云中心组成，三层各司其职、相互协同，实现AI可调度、数据按需汇聚、应用场景化、运维一体化。在AICloud架构下，能够实现软件与硬件的解耦以及数据与应用的解耦，在基础设施、数据、平台、应用等各层面全面开放，打造行业能力开放体系，共筑产品和服务生态圈，共同促进行业的可持续发展。

简介：uC／OS-Ⅱ任务就绪表的设置、清除、查找算法，是高效、跨平台的；但是向ARM新架构移植时，没有把ARM的性能完全发挥出来。将就绪表操作算法用汇编指令改写，有助于提高效率，节省存储空间，并扩展uC／OS-Ⅱ支持的最大任务数。但是内嵌汇编函数代码过少时，频繁调用使执行效率有所降低，所以建议将就绪表查找算法用汇编语言改写。

简介：传统的消费级或者企业级固态硬盘控制器芯片中,为了节省功耗、减小面积和成本,通常会采用单核CPU进行数据通路和命令通路的计算处理。随着固态硬盘的广泛应用,SSD已经应用在数据中心、存储设备、消费电子等诸多领域。由于计算任务量的急剧增大,导致控制器芯片的CPU负载越来越重,影响到了数据读写的带宽和IOPS等指标;如果采用更高计算能力的CPU核,又面临着功耗和成本的增加。本文提出了一种新型的固态硬盘存储器芯片架构,采用了异构计算的理念,应用一颗DSP来处理额外的计算任务,能够使得控制器芯片在计算能力和成本竞争力中取得平衡。

简介：CEVA发布全新的通用混合DSP/控制器架构CEVABX,用于满足语音、视频、通信、传感和数字信号控制应用中的数字信号处理的新算法需求。CEVABX架构提供电机控制和电气化所需的通用DSP功能,可将CEVA的市场范围扩展到新兴的汽车和工业市场。目前,这些这些市场领域采用的传统DSP和DSP协处理性能较低的MPU/MCU不能完全满足需求。CEVA-BX采用的全新DSP架构结合了DSP内核固有的低功耗和大型控制代码库的高级编程和紧凑代码大小要求。CEVA-BX使用11级流水线和5路VLIW微架构,提供了采用双标量计算引擎的并行处理、加载/存储和程序控制,达到2GHz主频(基于台积电(TSMC)的7nm工艺节点,使用通用标准单元和存储器编译器)。

简介：MIPS科技宣布，意法半导体已授权使用MIPS科技的64位架构，用于该公司与中国科学院计算技术研究所的合作项目。

简介：在大数据和人工智能的推动下,知识图谱受到了广泛使用和关注。针对智慧城市高度智能化的发展趋势和时代要求,以提升城市网络信息体系的智能能力为目的,本文提出了一种面向城市服务资源的知识图谱构建方法,并在参考城市服务资源分类法和城市服务资源描述模型的基础上,结合自然语言处理技术,提出了一种覆盖城市服务资源知识图谱构建、管理全过程的知识图谱系统架构。本系统可以为智慧城市管理系统建设提供借鉴和参考。

简介：随着半导体工艺技术的不断进步、芯片工艺制程的不断演进和成本的不断降低，半导体芯片广泛应用在物联网、个人终端、汽车电子、可穿戴设备、工业互联网等各个领域。随着芯片工艺的逐步升级，性能问题已不在是芯片设计环节的主要瓶颈，如在很多手持设备领域，低功耗设计成为了芯片设计中的关键核心问题。通过引入一种基于磁存储芯片作为内部存储器件的芯片架构，同时也用作芯片内部的高速缓存，能够有效降低芯片漏电流，有效地提升了设备使用时间，降低了整体的TCO成本，大大提升了产品竞争力。

简介：随着智能互联设备数量的快速增长以及数字内容的不断增加，已经形成了一个全球范围的移动数字流，原始设备制造商（OEM）和运营商需要提升网络性能，同时控制资本支出成本、提高电源效率并支持4G/LTE标准。虽然宏小区是全球无线基础架构系统的根本，但运营商越来越期望城域小区能为人口稠密的城市地区和大型企业提供全方位的覆盖。