学科分类
/ 2
28 个结果
  • 简介:本文提出一种可编程扩频时钟发生器采用小数分频锁相环,扩频是以三角波通过∑△调制器调制反馈分频器的方式实现。为了提高宽扩展比,采用一种技术保持三角波在∑△调制器的输入范围内。使用的相位旋转技术由虚拟多相产生方法和相位补偿方法组成。该技术能有效地补偿瞬时时序误差和量化误差。可编程的时钟频率200-800MHz伴随中心和向下扩展(0~10%),RMS周期抖动在输出时钟在800MHz是7ps。测试芯片在40纳米CMOS制造技术提供了输出时钟800MHz时有10%扩张率,在10%扩频比时峰值减少是30分贝。所提出的可编程扩频时钟发生器从1.1V电源消耗5.181mw,设计仅占0.105mm2的面积。

  • 标签: 低功耗 扩频时钟发生器 双倍资料速率3
  • 简介:美国半导体行业协会(SIA)的发布资料显示,2016年7月全球半导体销售额为278.08亿美元(3个月的移动平均值,下同),环比增长2.6%。

  • 标签: 半导体 销售额 行业协会 平均值
  • 简介:DDR3SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的SoC系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上,设计出DDR3控制器IP软核的整体架构,并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上,设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台,针对设计的具体功能进行仿真验证,并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读/写操作控制。在EDA仿真环境下,DDR3控制器IP软核的总线利用率达到66.6%。

  • 标签: DDR3内存 AXI总线 JEDEC标准 XILINX FPGA
  • 简介:我们通过仿真实验探讨了温室下的眯唑基离子液体[BMIm]^+PF6^-+AlCl3在银(铜面上)沉积中表现出来种种性质,从而为PCB板上沉银打开了另一扇窗口,尽管真正应用还有一段时日,但是我们坚信其在优化PCB板表面定能一展身手!

  • 标签: 循环伏安法 电化学窗口 欠电位电沉积 过电位电沉积 +PF6-
  • 简介:5月11日下午,厦门半导体投资集团有限公司(以下简称“厦门半导体”)与香港金柏科技有限公司(以下简称“金柏科技”)在厦门海沧共同签署了高密度柔性基板(软板)项目投资(并购)协议.

  • 标签: 项目投资 厦门 科技 海沧 FPC
  • 简介:瑞萨电子株式会社日前推出的R—CarV3M入门套件可以简化并加速开发新车评估项目(NCAP)的前置摄像头应用、环视系统和激光雷达。新入门套件以R—CarV3M图像识别SoC为基础,为日益增长的NCAP前置摄像头市场提供兼顾低功耗和高性能的方案。通过将R—CarV3M入门套件与支持软件和工具相结合,系统开发人员可轻松开发前置摄像头应用,从而有助于减少开发工作量、缩短产品上市时间。

  • 标签: NCAP 上市时间 摄像头 入门级 开发 前置