简介:浮点加法运算是现代数字信号处理中非常频繁的操作算法。文中结合VerologHDL和FPGA可编程技术来完成流水线结构进而实现符合IEEE754标准的单精度浮点数加法器的设计方法。通过仿真验证,该设计运算精度可达104,而且设计结构合理,可用于中高速信号处理系统之中。
简介:给出了一个SMIC0.13μmCMOS工艺的10bit/60MHz流水线ADC的设计方法。该电路去掉了采样保持电路,同时引入运放分享技术,从而大大降低了功耗。仿真结果显示。在60MHz时钟采样时,其ENOB为9.67bit,SFDR为75.2dB。
简介:本标准参照采用国际电工委员会标准IEC326—8《有贯穿连接的单、双面挠性印制板技术条件》(1981年版)。
简介:本文提出了一种电网不平衡条件下三相电压型PWM整流器的控制方法。首先,建立了三相电压型PWM整流器的数学模型,基于网侧单位功率因数及负载电压恒定的控制目标,建立了网侧电流给定方程组。其次,基于“三相不平衡abc静止坐标系”与“不平衡坐标变换”建立的dq解耦模型,采用输入-输出线性化的电流控制策略,实现了有功电流与无功电流的独立控制。仿真实验结果表明:文中所提出的控制策略是有效的。
高速流水线浮点加法器的FPGA实现
10bit 60Msps 15mW流水线ADC的设计
有贯穿连接的单、双面挠性印制板技术条件
电网不平衡条件下三相电压型PWM整流器非线性控制研究