开关电源控制电路抗EMI设计彭福锋

开关电源控制电路抗EMI设计彭福锋

彭福锋

（广东鼎华科技股份有限公司广东佛山528000）

摘要：开关电源控制电路是开关电源的核心，对其抗EMI设计展开研究具有十分重要的意义。本文分析了开关电源控制电路的抗EMI设计原理，对几种抗EMI设计技术进行了介绍，以期能为开关电源控制电路的抗EMI设计提供借鉴。

关键词：开关电源；EMI；设计

随着电子技术的快速发展，开关电源以其安全可靠、输出稳定等优点，在电力电子设备中得到广泛的应用。与此同时，开关电源作为一种EMI源，采取合理的设计抑制传导干扰十分必要。而开关电源控制电路作为开关电源的重要组成部分，对开关电源控制电路的抗EMI设计展开探讨具有重要的意义。

1.开关电源控制电路抗EMI设计原理

在集成电路中，由于分布电容的存在导致信号或能量由第1级通路通过电容向第2级通路传递的过程即为电场耦合，产生辐射EMI，其原理如图1所示。

图1电场耦合产生干扰的原理

图1（a）为电路结构，其中通路一自身电阻、电容分别为RA1、CA，而通路二自身电阻、电容分别为RB1、RB2、CB；两个通路之间的耦合电容为CC；VI为耦合干扰电压，由此所产生的噪声电压值为VN。将图1（a）所示的结构模型化，如图（b）所示。通过分析可以知道VN和频率有关系，在频率较低时VN数值很小，但是随着频率的增大干扰就会显现出来。

2.电源系统抗电磁干扰设计技术

一般而言，除直接由电磁辐射引起的干扰外，经由电源线引起的电磁干扰最为常见。这里分析几种由于电源上的干扰导致芯片EMI的情形，通过合理的方法可以有效避免这些干扰。将这些技术应用在SX1618芯片中，结果表明效果较好。3.1ESD保护结构设计不合理导致的EMI集成电路设计中为避免ESD（ElectroStaticDischarge）效应都需要在芯片中设计ESD保护结构，图2是一种非常有效的ESD保护结构。

图2一种全芯片ESD保护结构

由RC网络、MP和MN两个逻辑控制管以及ESD电流泄放管子TESD等组成了一个ESD泄放及保护结构。其原理是：当VDD网络上出现ESD电压时，Vx初始电压为零，由于电容的惰性，其两端电压不能突变，因此MP管导通，Vg端电压将随着ESD电压上升，TESD管导通，为ESD电流提供了一条到地的泄放通路。这种结构好处是能够保护芯片，避免ESD问题，但如果设计不合理，可能会引起该ESD保护结构的开启电压有比较大的变化，从而导致电源电压的波动，产生EMI问题。在作者所开发的一款触摸屏控制芯片中，由于以上ESD保护结构不合理，导致芯片抗EMI能力较差，经过优化后才符合芯片抗EMI指标。

TESD管的薄栅氧决定了Vg电压不能上升太高，否则会击穿栅氧从而损坏器件，而为了提供泄放通路，RC充电网络又必须抬高Vx端电压，并且RC充电时间一定要能够保证ESD能量泄放完才关断MN管。因此RC网络充放电时间、MP和MN、TESD3个管子的宽长比等设计必须要仔细考虑。

2.2电源上干扰的去除

为保证芯片内部各个单元初始状态稳定，通常集成电路都需要有一个复位引脚RESET，为芯片内部提供复位信号。复位信号往往容易受到电源上干扰的影响，因此设计了图3所示的抗干扰结构。

图3去除电源线上干扰的结构

在图3中，R0、R1、C0、C1组成的RC网络能够确保在干扰比较大的情况下通过RESET引脚为芯片内部提供一个复位信号。整机制造厂家往往希器件尽可能的少，这样会降低系统的抗干扰的能力。当系统处在不稳定的、干扰比较大的环境，会导致电源上出现低压尖脉冲，从而使系统非正常复位。为此设计了图3中虚线框中所示的抗干扰结构，其中I0是一个施密特触发器，其高低转换电平分别为VOH、VOL（这里取设计值分别为3/4×VDD、1/4×VDD）；反相器I1、I2及电容C1、C2共同组成延时电路。该电路工作原理可用图4来说明。

图4电源上干扰去除的原理

当电源VDD由于干扰产生尖峰，并反映到RESET脚送到电路内部，首先经过施密特触发器I0，若干扰低脉冲高于VOL，则直接就可以滤掉；若低于VOL，其时序如图4所示，其中VA、VB为I3的两个输入。从图4中可以看出，VDD上的1μs干扰被很有效的过滤掉，从而从一定程度上保证了系统稳定有序的工作。选取1μs的延时是考虑电源上干扰尖峰在nA数量级；如果尖峰值增大，则可以调节图3中的C2、C3电容值，增加延时，以便起到去除干扰的作用。这种结构也可以针对复位信号之外的电路中其他重要信号。

2.3利用电压检测电路进行防干扰设计

上面提到电源VDD上容易产生干扰，这种干扰可以是低于正常电源值的负脉冲，如图4所示，也可以是高出正常电源值的正脉冲。另外这种干扰的脉冲宽度也是没有规律的，为此设计了图5所示的一种更为有效、适用范围更宽的抗干扰结构。

图5利用电压检测电路的抗干扰结构

在图5中，VT为电源电压检测信号，CLOCK为一个4kHz的时钟信号，I0～I3为触发器，RST为进入芯片内部的复位信号。假设正常情况下VT为低电平，检测低于正常电源电压值的干扰（也可以设计成高电平，用来检测高于正常电源电压值的干扰），I0～I3处于复位状态，RST输出为低；当检测到低压时，VT为高，I0～I3可以被触发翻转，当经过4个CLOCK的上升沿时，I3被触发输出RST由低变高，使系统复位。因此可以计算出VT信号，也就是低于正常电源值的低压（可能是一个干扰脉冲）需要保持1ms左右才能产生复位信号。如果电源上的干扰脉冲宽度小于1ms，就不认为是一个有效信号，只是一个干扰信号，RST保持不变。对于不同的要求，可以将CLOCK作为一个由寄存器控制的多路选择的输出，只要通过编程选择不同频率的CLOCK信号，即可实现最符合要求的防抖动时间，从而使得这种结构的使用范围大大增加，并且可以非常灵活地改变。这种结构也可以应用在复位信号之外的芯片中的其他重要信号。

3.开关电源控制电路SX1618的整体结构和版图设计

3.1SX1618整体结构框图

SX1618的整体结构框图如图6所示。

图6SX1618的整体结构框图

从图6可以看出，SX1618中包括了PFM开关电源控制电路常见的恒流模式控制模块、恒压模式控制模块、偏置模块、过流/过压保护模块和驱动模块等，另外还包括了专门针对EMI设计的随机载波频率调制模块、电源系统抗电磁干扰模块。

3.2SX1618的版图设计

采用CSMC1μm40VHVSPSM工艺设计SX1618的版图。SX1618中内有齐纳二极管、方块值为2K的高阻电阻、铝熔丝、高压电容等一些特殊器件。SX1618的版图设计过程中也采用了有效的抗干扰设计方法。首先采用有效的接地技术，在版图设计中要仔细考虑各种器件、门和模块等单元的接地状况，尽量使用短而粗的金属线，避免版图使用多晶、有源区等其他类型连接线，并且连接到输入输出端口中的地端口。其次利用屏蔽技术来减少电磁干扰的传播，通过采用与地线相连接的保护环或其他屏蔽结构，将需要保护的器件保护（屏蔽）起来。最后进行有效的信号通过规划，在确定电路中容易产生EMI的信号线的基础上，其他信号线尽量避免与以上信号线长距离平行走线，并且尽量增加线间距，从而减小线间分布电容。在设计中针对基准电压产生部分，还采用了熔丝结构加以调整。

4.开关电源整体的EMI测试

开关电源控制电路经过多芯片流片，并经封装后应用在一个5V、700mA输出的开关电源。对该电源进行传导EMI测试，结果如图7所示。图中同时给出了PFM开关电源设计的EMI极限值。从图7可以看出，本文所设计的PFM开关电源的传导EMI通过了相应标准的测试。

图7PFM开关电源的EMI测试结果

图7中间超出部分是由于无线网路干扰所造成的；另外采用SX1618的开关电源在外围上并未采取其他特殊的抗EMI措施。

5.结语

综上所述，当前，开关电源传导EMI问题日益突出，如何合理设计开关电源控制电路，提高抗EMI能力已成为一个热点问题。本文介绍了开关电源控制电路的抗EMI设计，经实际应用，表明上述抗EMI设计技术的具有良好的应用成效，可供相关设计参考。

参考文献：

[1]彭晶，何宏.基于saber的开关电源EMI仿真分析[J].制造业自动化，2017，39（12）：121-124.

[2]白中杰.开关电源的电磁干扰及其抑制技术研究[J].科技与创新，2016（01）：129.

[3]张玲.开关电源抗电磁干扰技术中调制波的优化选取[J].自动化与仪器仪表，2015（02）：170-172.