基于DSP+FPGA的高清图像跟踪器的设计

基于DSP+FPGA的高清图像跟踪器的设计

杨中州

中国航空工业集团公司洛阳电光设备研究所  河南洛阳  471000

摘要：采用DSP+FPGA的方案设计了高清图像跟踪器，DSP和FPGA之间采用SRIO进行数据通信。FPGA完成图像采集和输出，负责高清图像跟踪器数字逻辑控制，DSP完成图像跟踪算法实现和对外接口通信。该系统可靠性高，扩展性好，具有广泛的应用性。

关键词：DSP  FPGA  图像跟踪

Design of high image tracker based on DSP and FPGA

YANG Zhong-zhou

(Luoyang Electro-optical Equipment Research Institute of AVIC,Luoyang471000,China)

Abstract: The high image tracker is designed by DSP and FPGA. SRIO is used for data communication between DSP and FPGA.FPGA completes image acquisition and output, and is responsible for digital logic control of HD image tracker. DSP completes image tracking algorithm and external interface communication.The system has high reliability, good expansibility and wide application.

Keyword:DSP FPGA image track

一、引言

现阶段，图像跟踪器的实现手段有很多种，PC、DSP、FPGA、ASIC以及这几种核心元器件组合的方式。从工程实现上对结构尺寸、功耗、成本、开发周期等多方面因素的综合考虑，DSP+FPGA具有结构尺寸小、功耗低、成本适中、开发周期短、可扩展性好、对外接口丰富等优势，本系统采用DSP+FPGA的结构实现图像跟踪器的设计。

二、系统总体设计

图像跟踪器主要由DSP单元、FPGA单元、视频输入输出单元、复位控制单元、时钟单元、外部缓存单元和电源单元组成，其组成框图如图1所示。

图 1 组成框图

各单元电路基本组成如下：

1. DSP单元：由一个DSP最小系统构成，实现图像跟踪功能，与FPGA之间通过RapidIO接口进行大数据量图像数据传输，通过UART、GPIO等接口与FPGA进行命令传输，通过RS422接口与上位机进行通讯；
2. FPGA单元：由FPGA及各视频接口驱动芯片组成，实现RS232、RS422、I2C、SRIO、SPI等接口功能；
3. 视频输入输出单元：视频输入分别通过Cameralink解码器、AD解码器和SDI均衡器输入到FPGA中，视频输出分别通过DA编码器产生PAL制视频、通过SDI驱动器产生SDI视频，视频编码时序控制信号均由FPGA提供；
4. 复位控制单元：由看门狗芯片和FPGA实现复位信号产生及分发功能；
5. 时钟单元：由晶振及可编程时钟芯片组成，用于为整板提供时钟信号；
6. 电源单元：由电源芯片及其外围电路组成，用于为整板供电并实现上电时序控制；
7. 外部缓存单元：由存储器DDR3构成，完成图像数据缓存；
8. 对外通信单元：由串口通信芯片构成，接收外部控制命令并反馈图像跟踪器自身状态。

三、系统硬件设计

DSP单元

DSP单元由1个TMS320C6657最小系统组成，挂载独立的FLASH存储器和DDR3存储器，对外的接口有GPIO、I2C、UART和SRIO，TMS320C6657CZHA是TI公司生产的一款高性能定点数字信号处理器，其主要性能指标如下：

具有两个TMS320C66x核；

每个核主频最高可达1.25Ghz，每个核的定点处理能力40GMAC@1.25G，浮点处理能力20GFLOP@1.25G；

每个核具有32KB的L1P，32KB的L1D，1MB的L2 Cache，两个核的共享内存为1MB；

16位 EMIF接口，可连接各种异步存储器（FLASH、SRAM、EEPROM等），具有独立的4个片选空间，每个空间最大可寻址空间32MB；

4个×1的RapidIO接口（或1个×4的RapidIO接口），支持1.25、2.5、3.125Gbps的传输速率；

DSP单元通过GPIO接口、UART接口、SRIO接口和FPGA及外部接口单元通信，通过电平转换芯片和RS422协议芯片对DSP的UART接口进行电平转换产生RS422接口与外部进行命令通讯。

FPGA单元

FPGA单元主要由FPGA及各接口驱动芯片组成，用于I2C接口、SPI接口、RS232接口、UART接口、SRIO接口、SDI接口、Cameralink接口、AD接口、DA接口、图像采集、变换、存储显示功能及复位逻辑功能，其功能框图如图2所示。

图 2 FPGA及外部接口单元功能框图

本设计中FPGA芯片选用Xilinx公司的XC7Z045-2FFG900I，具有350K个的逻辑单元，BlockRAM的大小为2180KB，900个DSP48E的片段，6个时钟单元，1个双核ARM9处理器，16个GTX高速接口，490个IO（其中PS-I/0为128个,PL-HR为212个,PL-HP为150个）。

图像输入输出单元

FPGA对图像采集和输出芯片完成SPI配置，采集的图像经VDMA缓存至外部数据缓存单元，一部分发送至DSP，作为目标跟踪算法数据源，一部分由FPGA经时序控制后，发送至编码芯片，完成图像显示。本系统选用TI公司的LMH0387，该芯片可以完成SDI[1]均衡、驱动功能，支持ST 424、ST292、ST344、ST259视频编码协议；接收速率为125Mbsp~2.97Gbps；传输距离可达120米；根据需要可配置为输入模式（SDI均衡）或者输出模块（SDI驱动）；温度范围：-40℃～+85℃，满足更苛刻的环境使用要求。

电源模块

电源单元设计分为DSP单元电源设计、FPGA单元电源设计和其他单元电源设计三部分。

1、DSP单元电源设计

DSP采用TMS320C6657CZHA，是TI公司生产的一款高性能定点数字信号处理器。主要有四种电压分别是智能核电压CVDD（0.85V-1.1V），固定核电压CVDD1（1.0V），普通IO电压DVDD18(1.8V）和DDR电压DVDD15(1.5V)。DSP的上电顺序为：CVDD->CVDD1->DVDD18->DVDD15，且要求相邻电压的上电时间差最大不超过100ms。上电顺序及上电时间差由FPGA逻辑单元控制电源芯片的使能端管脚来实现。

2、FPGA单元电源设计

FPGA采用Xilinx的XC7Z045-2FFG900I[2]，根据Z7系列FPGA手册为了使FPGA的IO引脚在FPGA上电过程中保持三态，PS部分、PL部分及高速GTX的建议上电顺序分别为：

PS：VCCPINT(1.0V)->VCCPAUX(1.8V)->VCCO(MIO(3.3V),DDR(1.5V))；

PL:VCCINT(1.0V)->VCCBRAM(1.0V)->VCCAUX(1.8V)->VCCAUX_IO(1.8V)->VCCO(3.3V,1.8V,1.5V)；如果VCCINT和VCCBRAM电压相同可以同时上电，如果VCCAUX、VCCAUX_IO和VCCO电压相同也可以同时上电；

GTX：VCCINT(1.0V)->MGTAVCC(1.0V)->MGTAVTT(1.2V)，对于MGTVCCAUX(1.8V）不作上电要求。

本文利用电源芯片上电输出完成管脚使能下一级电源控制端管脚来满足上电顺序，通过电源芯片软启动管脚控制上电时间，以此达到FPGA上电顺序和上电时间要求。

3、其他单元电源设计

图像跟踪器中，对外通信单元芯片、时钟单元芯片、复位控制单元芯片和视频输入输出单元芯片对上下电顺序无特殊要求，由于采用电源伏值与DSP单元和FPGA单元有重叠，可以复合使用，不再单独设计电源模块。

四、系统软件设计

系统软件包括FPGA逻辑设计[3]与DSP软件设计，FPGA逻辑通过I2C接口完成时钟管理芯片、AD芯片和DA芯片的参数设置，通过QSPI接口完成FPGA程序的固化，通过SPI接口完成SDI均衡驱动芯片LMH0387的参数配置，通过GPIO口完成复位信号产生及分发功能。FPGA逻辑处理流程如图3所示。

图3 FPGA逻辑处理流程

图像数据采集在本设计中主要是针对Cameralink解码、SDI解码和AD解码，图像数据分别按照各解码器输出时序进行数据采集，按照时序控制有效信号将图像数据缓存在外部缓存单元；视频格式变换在本设计中主要是指完成图像色彩空间转换，将Cameralink解码输出的RGB数据转换为SDI输出需要的YUV数据；视频分辨率转换是指逻辑将图像缩小、放大至SDI输出分辨率1920X1080；FPGA逻辑按照SDI高清视频标准输出时序，向显示单元发送图像数据[4-5]。

DSP软件主要完成图像跟踪功能，首先检查是否接收到新的图像数据，然后解析接收到的控制命令，确定当前的工作模式。DSP软件流程图如图4所示。

图4 DSP软件流程图

总结

本文采用DSP+FPGA的双核心处理器，通过对DSP单元、FPGA单元、视频输入输出单元、电源单元、时钟单元的分析研究，实现了图像跟踪器的硬件设计。本文设计的图像跟踪器视频接口丰富、数据处理量大、数据处理速度快、功耗适中，具有良好的应用前景。

参考文献：

[1]SMPTE259M-Television 10bit 4:2:2 Component and 4fsc Composite Digital Signal-Signal Interface[S].1997

[2] Zynq-7000 All Programmable SoC(Z-7030,Z-7035,Z-7045,and Z-7100) Data Sheet:DC and AC Switching Characteristics[S].2015

[3]（美）沃尔夫.《基于FPGA的系统设计》.机械工业出版社.

[4]（美）冈萨雷斯.《数字图像处理》.电子工业出版社.

[5]夏宇闻 . Verilog 数字系统设计教程 . 北京： 北京航空航天大学出版社，2007

个人简介：杨中州（1988-），男，硕士研究生，研究方向为数字图像处理。