简介：传统射频LDMOS晶体管的源区采用重掺杂p＋sinker结构,该结构会占据较大的芯片面积。文中采用槽型sinker结构,可将源区sinker面积减少1/3以上。通过流片实验,得到饱和电流为170mA/mm、击穿电压120V、截止频率和最大振荡频率分别为5.5GHz和10GHz的RFLDMOS器件。在50V工作电压、1090MHz频点下栅宽345mm单芯片器件的最大输出功率362W,功率增益15.6dB,漏极效率38.1%。

简介：

简介：

简介：<正>[eNews消息]:据半导体产业协会(SIA)发布的研究报告,2004年全球半导体芯片市场销售额将达到1670亿美元,年增长率为28.5%。不过2005年,全球芯片市场基本与2004年持平。SIA预测2006年全球芯片市场销售将增长6.3%,2007年将增长14.2%,达到2020

简介：在日前举行的“2011TD—LTE组网技术研讨会”上，工信部科技司高技术处正处级调研员叶林表示，从全球目前TD—LTE的发展来看，多模芯片和终端依然是一种发展趋势，目前TD—LTE、FDD—LTE都需要发展多模芯片和终端，工信部将积极推动相关芯片企业抓紧开发TD—LTE的多模芯片和终端。初期已经明确，TD—LTE、TD—SCDMA、GSM为多模必选模式，后期将支持TD—LTE、FDD—LTE多模的方案。

简介：在现代电子产品中，无源器件数量超过有源器件数量十倍的现象非常普遍。在空间为主要因素的众多无线通讯产品如手机中，特别需要集成无源器件。这种器件的芯片级封装通过把所有电路无件紧密结合在芯片本身的焊盘位置内来优化印制电路板的空间利用。本文提供了模拟的器件和实际达到的器件性能，也讨论了芯片级封装的优势和可靠性因素。

简介：明年3G牌照发放前，完全拥有“中国芯”的新一代手机可望诞生。近日从上海锐迪科微电子（RDA）公司获悉，其在国内独立开发并拥有自主知识产权的第三代移动通信TD—SCDMA终端射频芯片研制成功，目前应用该款芯片的手机制造和调试进展顺利。

简介：本文基于原子扩散理论模型,试图介绍一种蓝宝石芯片直接键合技术,给出一定扩散距离下键合温度与键合时间的关系;开展了蓝宝石芯片键合的试验研究;初步制作了键合样品。经测试,键合强度达到0.5MPa,验证了蓝宝石芯片直接键合的可行性。

简介：为了减小开关电源中的电磁干扰（EMI），研究了单片开关电源中的频率抖动技术，并简要介绍了频率抖动技术及其原理。设计一个具有频率抖动功能的弛张振荡器，分析了以弛张振荡器原理为基础具有频率抖动功能的振荡器结构设计和原理。通过HSPICE仿真分析电路频谱，结果表明频率抖动技术能有效削减方波的各次谐波幅值，从而达到抑制电磁干扰的效果。重点从抖动范围、抖动周期两方面讨论频率抖动模型，频谱对比分析结果表明抖动范围±7％、抖动周期为128T的抖动模型，其谐波至少下降6dB以上，高次谐波的峰值下降更为明显，满足6dB工程裕量的要求，能有效抑制电磁干扰。

简介：楷登电子（美国Cadence公司）5月发布全新CadenceVimlosoSystemDesignPlatform，结合CadenceVimtoso平台与Mlegro及Sigrity技术，打造一个正式的、优化的自动协同设计与验证流程。

简介：专精于建立增值连接性方案生态系统的领先半导体厂商SMSC公司最近宣布，NVIDIA（NASDAQ：NVDA）已获得SMSC的专利芯片间连接（Inter—ChipConnectivity，ICC）技术授权。

简介：根据投资银行PacificCrestSecurities发布的一份研究报告，2005年将有16家芯片制造商的开支将达到10亿美元。从整个市场来看，2005年全球半导体产业投资预计在451亿美元左右，比2004年下滑6个百分点。一月份该银行曾预测全球半导体产业投资将下滑12％，而且将有18家芯片厂商开支将会达到10亿美元。

简介：2004年10月15日，美国国家半导体公司设于中国的第一间芯片装配及测试厂举行隆重的开业典礼，庆祝这间设于苏州工业园的芯片厂落成启用。美国国家半导体这间最新的芯片厂位于上海西南的苏州，落成后已为当地创造了400个高新技术的职位.

简介：近日，第九届中国卫星导航学术年会在哈尔滨拉开帷幕，中海达最新的北斗射频芯片“恒星一号”同期发布。“恒星一号”芯片的面世，是中海达在北斗高精度导航芯片技术研发上取得的重大突破，也是国内第一款投人实际应用的自主知识产权北斗射频芯片，成功打破国外在该领域的垄断。

简介：如今，对IGBT栅驱动器的要求越来越复杂，特别是在高压大电流领域，这需要一个有针对性的集成化解决方案来优化开关特性、可靠性、可扩展性、应用灵活性以及在合理的成本范嘲内缩短投放市场的时间。最新开发的SCALE-2芯片组的核心电路做了专门优化，以便适应不同种类的IGBT，其应用范围可以达到150A-3600A，1200V-6500V，并且可以为用户的专门用途进行预置。

简介：非一致Cache体系结构（NUCA）几乎已经成为未来片上大容量Cache的发展方向。本文指出同构单芯片多处理器的设计主要有多级Cache设计的数据一致性问题，核间通信问题与外部总线效率问题，我们也说明多处理器设计上的相应解决办法。最后给出单核与双核在性能、功耗的比较，以及双核处理器的布局规划图。利用双核处理器，二级Cache控制器与AXI总线控制器等IP提出一个可供设计AXI总线SoC的非一致Cache体系结构平台。

简介：日前，华为技术有限公司和上海华虹NEC电子有限公司合作开发、南通富士通微电子有限公司封装测试的通信交换接入设备专用ASIC芯片研制成功，首次在国内完成全部商用化芯片的自主设计、自主加工制造、测试、封装，这也是承担建国以来我国电子行业投资最大的“909”国家半导体重大项目工程的设计公司和加工基地，采用全ASIC设计流程、TOP—DOWN设计技术开发成功的第一颗通信专用芯片。

简介：本文主要介绍了一种数百万门SOC设计实现的方法。这种新的设计方法基于在后端设计过程的前期先创建物理原型。物理原型的生成与传统的后端设计方法不同，但物理原型与最终的设计具有很大的相关性，它可以成为许多设计实现方法优化的“桥梁”，大大缩短了迭代次数。物理原型层次化的设计方法也使模块划分更为优化。物理原型设计方法还改变了前端和后端设计工程师的交接(hand-off)模型。通过物理原型可以很快地验证网表，物理信息在设计过程的早期就贯穿到整个设计过程中，从而大大减少了前端和后端设计的迭代次数。

简介：北京山海昆仑资本管理有限公司（山海昆仑）与硅谷数模半导体公司（硅谷数模）日前共同宣布，双方已经达成了最终合并协议，山海昆仑牵头的财团将以5亿美元买下硅谷数模的所有流通股。

简介：在研发一套基于0．18μm工艺的全新半导体芯片时，由于芯片工艺的要求我们将标准0．18μm工艺流程中的接触孔蚀刻阻挡层由原来的UVSIN＋SION改为SIN，但却引进了PID（等离子体损伤）的问题。当芯片的关键尺寸减小到0．18μm时，栅氧化层变得更薄，对等离子体的损伤也变得更加敏感。所以如何改善PID也成为这款芯片能否成功量产的重要攻坚对象。这一失效来源于接触孔阻挡层的改变，于是将改善PID的重点放在接触孔蚀刻阻挡层之后即后段工艺上。后段的通孔蚀刻及钝化层的高密度等离子体淀积会产生较严重的等离子体损伤，因此如何改善这两步工艺以减少等离子体损伤便成为重中之重。文中通过实验验证了关闭通孔过蚀刻中的磁场以及减小钝化层的高密度等离子体淀积中的溅射刻蚀功率可以有效改善芯片的等离子体损伤。通过这两处的工艺优化，使得PID处于可控范围内，保证了量产的芯片质量。