简介:随着IC器件等集成度的提高,其I/O数迅速由300上升到1000以上(1521产品已商品化),2000年可2500左右。表面安装技术(SMT)也由OFP迅速走向BGA,并进而把SMT推向芯片级封装(CSP或MCP)。因此,剧烈要求PCB有更高密度相适应,以把高密度元件用先进封装技术安装到PCB上来实现电子产品“轻、薄、短、小”化和多功能化目标。芯片级封装密度的PCB欲完全按目前常规PCB生产技术(含条件)来实现是困难的。因而推动了PCB生产技术的进步与变革。90年代以来,日本首先开发成功各种高密度型印制板(如SLC、B~2it和各公司自命名的牌号),我们把它们归类为集层法多层板(BUMB,Build-upMultilayerBoard)。这一类型PCB是在常规高密度PCB(如双面板、各种多层,像埋盲孔,甚至基板)上的一面(N+a)或双面(a+N+b)用各种集(增)层方法增加1-4层(今后会更多)来形成外表面很高密度的印制板,其密度可在SMT到CSP封装上使用。由于投资少,便可明显提高PCB性能价格比,因而引起全世界PCB业界的注目、研究和生产。由于BUM板首先在日本开发和应用,因而发展尤为迅猛,按JPCA统计(不含MCM—L和C),1996年BUM产值为80亿日元,1997年猛增到215.7亿日元,一年内增加了1.7倍。生产厂家由11家增加到16家,目前欧美也纷纷加入了这个系列。从大量资料和报导上看,BUM
简介:作者汇集国际会议相关外文论文,结合作者在华为等企业的工作实践,撰写此文,供同行参考。本文介绍了PoP(PackageonPackage)叠层封装的基本结构,SMT工艺模式和SMT组装工艺过程,重点介绍了PoP叠层封装的助焊剂/锡膏的浸蘸工艺过程,介绍了浸蘸锡膏材料及浸蘸锡膏的特性要求,PoP再流焊温度曲线的设定,对预制PoP~O在板PoP热循环疲劳结果分析。从底部填充材料选择、填充空洞、底部填充可靠CtgE3个方面介绍了PoP器件的底部填充效果和工艺。介绍了0.4mm细间距PoP器件的sMT组装工艺过程,及相关工艺参数的设定。介绍了0.4mm穿透模塑通孔(TMV)结构PoP器件的空气气氛下的再流焊工艺过程及相关工艺参数的设定。从对焊接缺陷、PoP封装各层状况和翘曲测量方面来介绍如何进行PoP器件的X线检测。从共面性和高温翘曲、温度循环、跌落冲击和弯曲疲劳4个方面介绍了0.4mmPoP器件的可靠性。本文最后介绍了PoP器件的清洗。
简介:随着电子封装微型化、多功能化的发展,三维封装已成为封装技术的主要发展方向,叠层CSP封装具有封装密度高、互连性能好等特性,是实现三维封装的重要技术。针对超薄芯片传统叠层CSP封装过程中容易产生圆片翘曲、金线键合过程中容易出现0BOP不良、以及线孤(wireloop)的CPK值达不到工艺要求等问题,文中简要介绍了芯片减薄方法对圆片翘曲的影响,利用有限元(FEA)的方法进行芯片减薄后对悬空功能芯片金线键合(Wirebond)的影响进行分析,FilmonWire(FOW)的贴片(DieAttach)方法在解决悬空功能芯片金线键合中的应用,以及FOW贴片方式对叠层CSP封装流程的简化。采用FOW贴片技术可以达到30%的成本节约,具有很好的经济效益。